telos Einführung in die VHDL-Synthese

Inhalt

Während herkömmliche Programmiersprachen wie C oder C++ das Ziel verfolgen, Rechenabläufe eines Computers zu beeinflußen, dient die Beschreibungssprache VHDL dazu, gewünschte Logik-Funktionen in einem komplexen Logikbaustein wie einem Field Programmable Gate Array (FPGA) oder einem Complex Programmable Logic Device (CPLD) definiert zu programmieren.

In diesem telos® Seminar erlernen Sie schrittweise den Umgang mit VHDL und den zugehörigen Entwicklungswerkzeugen. Didaktisch aufeinander abgestimmte Übungsaufgaben und Vorträge versetzen Sie schon nach kurzer Zeit in die Lage, selbst Schaltnetze und Schaltwerke zu entwerfen und zu programmieren. Am Ende des Seminars verfügen Sie über alle erforderlichen Kenntnisse, um eigene Problemstellungen mit VHDL zu lösen.

Seminarinhalte:

• Vorstellung von VHDL: Einsatzgebiete

• Struktur von VHDL-Beschreibungen

• Kommentare

• Entity, Architektur

• Ein- und Ausgangssignale

• Signalattribute

• Synthese von Schaltnetzen

• Logische Operatoren

• Selektive und bedingte Signalzuweisung

• Wahrheitstabellen

• Datentypen

• Tristate -Signale und -Ausgangsstufen

• Arithmetik mit signed / unsigned

• Konversion von Datentypen

• (Taktgesteuerte) Prozesse

• Deklarationen

• Signale und Variablen

• Synchrone und asynchrone Vorgänge

• Kontrollstrukturen

• Schaltwerke

• Flipflops und Register

• Zähler

• Zustandsautomaten

• Moore-Automat

• Mealy-Automat

• Aufbau von Testumgebungen (test benches)

Vorkenntnisse: Digitaltechnik Grundkenntnisse

Abschluss:

Teilnahme-Zertifikat

Bei einer Mindestteilnehmerzahl von 6 Personen pro Kurs ist ein Beginntermin flexibel wählbar.

Weitere Infos vom Anbieter